芯片級(jí)試驗(yàn)驗(yàn)證全國6大專項(xiàng)實(shí)驗(yàn)室服務(wù)范圍

大規(guī)模集成電路芯片

檢測(cè)標(biāo)準(zhǔn)

●JESD22-A103/ A104/ A105/ A108/ A110

●J-STD-020

●JS-001/002

●JESD78

檢測(cè)項(xiàng)目

（1）芯片級(jí)可靠性驗(yàn)證試驗(yàn)：高、低溫壽命老化試驗(yàn)，高、低溫存儲(chǔ)試驗(yàn)，溫度(功率)循環(huán)、沖擊試驗(yàn)，高溫高濕試驗(yàn)，高加速應(yīng)力試驗(yàn)，芯片級(jí)機(jī)械測(cè)試試驗(yàn)，推拉力測(cè)試。

（2）芯片靜電及閂鎖測(cè)試( ESD/LU）：人體、機(jī)器放電模式測(cè)試及驗(yàn)證(HBM/MM/TLP)，系統(tǒng) ESD、EOS 測(cè)試(IEC-ESD/Surge/EFT)，元器件充放電模式測(cè)試(CDM)，閂鎖測(cè)試(LU)。

相關(guān)資質(zhì)

CNAS

芯片級(jí)試驗(yàn)驗(yàn)證全國6大專項(xiàng)實(shí)驗(yàn)室服務(wù)背景

EUV制程工藝的高集成度芯片是新一代5G通信技術(shù)的核心。面向不同的5G應(yīng)用場(chǎng)景的可靠性應(yīng)用驗(yàn)證是5G芯片推向市場(chǎng)應(yīng)用的關(guān)鍵步驟，芯片級(jí)試驗(yàn)驗(yàn)證的需求越來越急迫，挑戰(zhàn)也越來越大。

我們的優(yōu)勢(shì)

（1）提供面向多場(chǎng)景的芯片動(dòng)態(tài)老煉測(cè)試（TDBI），為產(chǎn)品NPI階段提供專業(yè)和全面的?煉測(cè)試方案，解決動(dòng)態(tài)?煉過程中?功耗芯片獨(dú)立溫控，矢量畸變和延時(shí)的眾多困擾；

（2）芯片封裝完整性全面測(cè)試，包含引線鍵合拉力，芯片粘接力，可焊性等，對(duì)芯片封裝可靠性進(jìn)?更為科學(xué)的評(píng)估；

（3）芯片靜電及閂鎖測(cè)試，提供覆蓋人體/機(jī)器放電模式測(cè)試及驗(yàn)證( H B M / M M / T L P )、系統(tǒng)E SD/ E O S測(cè)試( I E CESD/Surge/EFT)、元器件充放電模式測(cè)試(CDM)和閂鎖測(cè)試(LU)。